与软件描述语言相比 verilog有什么特点

特点分为如下三点：

1．能够准确、简明地描述不同抽象层次的设计系统，如系统层次、行为层次、RTL（寄存器传输层次）层次、门级和开关级。

2．能够对各个抽象层次的描述进行仿真验证，及时发现可能存在的设计错误，缩短设计周期，保证整个设计过程的正确性。

3．因为代码描述与特定的过程无关，所以它促进了设计的标准化，提高了设计的可重用性。如果你有C语言的编程经验，可以在很短的时间内学习和掌握VerilogHDL。因此，VerilogHDL可以作为学习HDL设计方法的入门和基础。

扩展资料：

VerilogHDL语言不仅定义了语法，而且每种语法结构都定义了清晰的仿真、仿真语义。

因此，用这种语言编写的模型可以使用Verilog仿真器进行验证，该语言从C编程语言中继承了多个操作符和结构，VerilogHDL提供了扩展的建模功能，其中许多功能最初很难理解。

然而，VerilogHDL的核心子集非常容易学习和使用，这对于大多数建模应用程序来说已经足够了。

连续赋值等号右边操作数发生变化就需要执行（上电便一直执行），可简单的认为并列执行；而过程赋值语句，在initial块中，过程性赋值只顺序执行一次，而在always块中，每一次满足always的条件时，都要顺序执行一次该always块中的语句，可简单的认为过程赋值是按顺序执行的。

鹏仔微信 15129739599 鹏仔QQ344225443 鹏仔前端 pjxi.com 共享博客 sharedbk.com