百科狗-知识改变命运!
--

CPLD与单片机的区别是什么?

梵高1年前 (2023-12-20)阅读数 17#综合百科
文章标签可编程逻辑

CPLD是可编程逻辑阵列,1.可编程,2.是逻辑阵列。\x0d\通俗地说就是通过编程,使之实现一堆数字逻辑芯片的组合功能。比如你想用一堆74之类的片子,你得布线、焊接,时间、人力成本以及可靠性,都不如一片CPLD。 \x0d\\x0d\对于你这个应用CPLD与单片机的区别,单片机可用实现高级别的逻辑以及运算,而CPLD一般用来做门电路类的逻辑;单片机自身能够做到数十MHz级别的脉冲控制,而CPLD至少高一个数量级;单片机因为外设所限,一般几个到十几个脉冲输出口,而CPLD可以有几十个。\x0d\\x0d\你说的500个LED,是要同时控制这么多?刷新时间要求呢?单片机做几路这个频率的输出是没问题的,如果要同时控制,则需要缓冲电路,而CPLD可以在一片芯片中编程实现比较大规模的缓冲电路,当然用缓冲芯片也可以就是了。。。

CPLD和FPGA的区别,用语言和逻辑图形设计有什么区别?

ASIC(Application

Specific

Intergrated

Circuits)即专用集成电路,是指应特定用户要求和特定电子系统的需要而设计、制造的集成电路。目前用CPLD(复杂可编程逻辑器件)和FPGA(现场可编程逻辑阵列)来进行ASIC设计是最为流行的方式之一,它们的共性是都具有用户现场可编程特性,都支持边界扫描技术,但两者在集成度、速度以及编程方式上具有各自的特点。ASIC的特点是面向特定用户的需求,品种多、批量少,要求设计和生产周期短,它作为集成电路技术与特定用户的整机或系统技术紧密结合的产物,与通用集成电路相比具有体积更小、重量更轻、功耗更低、可靠性提高、性能提高、保密性增强、成本降低等优点。

在二○世纪九十年度末,可编程逻辑器件(PLD)的复杂度已经能够在单个可编程器件内实现整个系统。完整的单芯片系统(SOC)概念是指在一个芯片中实现用户定义的系统,它通常暗指包括片内存储器和外设的微处理器。最初宣称真正的SOC――或可编程单芯片系统(SOPC)――能够提供基于PLD的处理器。在2000年,Altera发布了Nios处理器,这是Altera

Excalibur嵌入处理器计划中第一个产品,它成为业界第一款为可编程逻辑优化的可配置处理器。本文阐述开发Nios处理器设计环境的过程和涉及的决策,以及它如何演化为一种SOPC工具。

CPLD与单片机的区别是什么?

Altera很清楚地意识到,如果我们把可编程逻辑的固有的优势集成到嵌入处理器的开发流程中,我们就会拥有非常成功的产品。基于PLD的处理器恰恰具有应用所需的特性。一旦定义了处理器之后,设计者就“具备”了体系结构,可放心使用。因为PLD和嵌入处理器随即就生效了,可以马上开始设计软件原型。CPU周边的专用硬件逻辑可以慢慢地集成进去,在每个阶段软件都能够进行测试,解决遇到的问题。另外,软件组可以对结构方面提出一些建议,改善代码效率和/或处理器性能,这些软件/硬件权衡可以在硬件设计过程中间完成。

CPLD(Complex

Programmable

Logic

Device)是Complex

PLD的简称,一种较PLD为复杂的逻辑元件。

CPLD是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台,用原理图、硬件描述语言等方法,生成相应的目标文件,通过下载电缆(“在系统”编程)将代码传送到目标芯片中,实现设计的数字系统。

发展历史及应用领域:

20世纪70年代,最早的可编程逻辑器件--PLD诞生了。其输出结构是可编程的逻辑宏单元,因为它的硬件结构设计可由软件完成(相当于房子盖好后人工设计局部室内结构),因而它的设计比纯硬件的数字电路具有很强的灵活性,但其过于简单的结构也使它们只能实现规模较小的电路。为弥补PLD只能设计小规模电路这一缺陷,20世纪80年代中期,推出了复杂可编程逻辑器件--CPLD。目前应用已深入网络、仪器仪表、汽车电子、数控机床、航天测控设备等方面。

FPGA(现场可编程门阵列)是专用集成电路(ASIC)中集成度最高的一种,用户可对FPGA内部的逻辑模块和I/O模块重新配置,以实现用户的逻辑,因而也被用于对CPU的模拟。用户对FPGA的编程数据放在Flash芯片中,通过上电加载到FPGA中,对其进行初始化。也可在线对其编程,实现系统在线重构,这一特性可以构建一个根据计算任务不同而实时定制的CPU,这是当今研究的热门领域。

FPGA和cpld在执行硬件描述语言上没有区别。cpld掉电不丢代码,保密性好一些,成本也低一些,当然资源也少一些,不适合做比较大的项目。

FPGA内部有PLL这个在倍频和相移等操作时很方便。FPGA内部有RAM可以用来做fifo等类似结构来进行数据缓冲而不消耗逻辑单元。如果用cpld做则会消耗原本就不多的逻辑单元,cpld虽然内部有flash但操作起来很麻烦,也占用有限的逻辑资源。高端一点的FPGA还可以装软核,内部有dsp等资源。随着FPGA价格降低,cpld快被淘汰了。cpld一般只是教学或做一些简单的组合逻辑。

硬件描述语言和逻辑图形设计有点类似于C和汇编。正如单片机编程一样都用C,做FPGA开发也都用硬件描述语言。用逻辑图形设计效率低很难进行大规模电路设计。硬件描述语言一般用verilog

鹏仔微信 15129739599 鹏仔QQ344225443 鹏仔前端 pjxi.com 共享博客 sharedbk.com

免责声明:我们致力于保护作者版权,注重分享,当前被刊用文章因无法核实真实出处,未能及时与作者取得联系,或有版权异议的,请联系管理员,我们会立即处理! 部分文章是来自自研大数据AI进行生成,内容摘自(百度百科,百度知道,头条百科,中国民法典,刑法,牛津词典,新华词典,汉语词典,国家院校,科普平台)等数据,内容仅供学习参考,不准确地方联系删除处理!邮箱:344225443@qq.com)

图片声明:本站部分配图来自网络。本站只作为美观性配图使用,无任何非法侵犯第三方意图,一切解释权归图片著作权方,本站不承担任何责任。如有恶意碰瓷者,必当奉陪到底严惩不贷!

内容声明:本文中引用的各种信息及资料(包括但不限于文字、数据、图表及超链接等)均来源于该信息及资料的相关主体(包括但不限于公司、媒体、协会等机构)的官方网站或公开发表的信息。部分内容参考包括:(百度百科,百度知道,头条百科,中国民法典,刑法,牛津词典,新华词典,汉语词典,国家院校,科普平台)等数据,内容仅供参考使用,不准确地方联系删除处理!本站为非盈利性质站点,本着为中国教育事业出一份力,发布内容不收取任何费用也不接任何广告!)